Модуль процессора ЦОС ADP24PCI

Модуль ADP24PCI выполнен на основе сигнального контроллера MC-24 компании ГУП НПЦ "ЭЛВИС" и предназначен для построения систем сбора и цифровой обработки сигналов в реальном масштабе времени.

Изделие разработано в рамках модульного подхода для использования совместно с субмодулями АЦП/ЦАП семейства ADM. Гибкость этой архитектуры определяется реализацией функций управления субмодулями и потоками данных на программируемых логических схемах (ПЛИС) фирмы Xilinx. Сбор данных осуществляется с помощью субмодуля, устанавливаемого в разъем интерфейса ADM, цифровая обработка выполняется с помощью процессора MC-24 и ПЛИС.
 

Внешний вид модуля: скачать в TIF формате 

Основные характеристики:

• Процессор MC-24 (MC-24)
  • Производительность до 480 Mflops
  • Тактовая частота локальной шины: 80 МГц
• Системная шина PCI 32 бита 66 МГц
• Динамическая память SDRAM 128 МБ
• Два внешних линк-порта, 40 МБ/сек каждый
• Интерфейс ADM
  • Установка субмодулей ADM с уровнями LVTTL 3,3 В
  • ПЛИС ADM  Spartan3: XC3S400, XC3S1500
• Два 14-разрядных ЦАП с частотой дискретизации до 100 МГц
• Цифровой порт:
  • LVTTL ― 16 бит
  • LVDS ― 8 бит
• Два разъёма межмодульной синхронизации
• Разъем JTAG для подключения эмулятора

Широкий спектр субмодулей ADM позволяет использовать модуль для построения комплексов обработки сигналов различного назначения. Возможно объединение нескольких модулей в многопроцессорный комплекс, при этом обеспечивается синхронная работа субмодулей ADM.

Интерфейс ADM модуля выполнен на ПЛИС Spartan-3 фирмы Xilinx. В ПЛИС интерфейса ADM возможно ввести функции цифровой обработки сигналов. Для этих целей к ПЛИС ADM подключена статическая Pipelined NtRAM емкостью 2Мх18 с тактовой частотой до 150 МГц. В зависимости от поставленной задачи можно устанавливать ПЛИС ёмкостью от 400 до 1500 тысяч вентилей. Разъём ADM непосредственно подключён к ПЛИС ADM, что позволяет использовать линии LVDS и обеспечивает скорость обмена с субмодулем до 800Мбайт/сек.

Обмен данными между процессором MC-24 и компьютером производится через контроллер PCI9056 фирмы PLX и ПЛИС HOST. Внутри ПЛИС реализованы двухпортовая память, FIFO и интерфейс процессора MC-24. Два банка FIFO могут быть подключены либо к шине, либо к линк-порту процессора.

Структурная схема

Вычислительный узел

Основа вычислительного узла ― процессор MC-24 (1892ВМ2Т). Процессор имеет внешнюю динамическую память  SDRAM объемом 128 МБ. Коммуникационные порты Link0―Link3 используются следующим образом:

• Link0  выведен на ПЛИС HOST и подключается к FIFO1 или FIFO2

• Link1―Link2 выведены на разъемы для подключения к внешним устройствам

• Link3  выведен на ПЛИС ADM

Системная шина

Модуль взаимодействует с главной ПЭВМ через системную шину PCI  32 бита/ 66 МГц. Для этого используется контроллер шины PCI фирмы PLX PCI 9056, локальная шина которого выходит на HOST-интерфейс процессора через ПЛИС HOST. 

HOST-интерфейс

HOST-интерфейса процессора выполнен на основе ПЛИС HOST, внутри которой реализованы следующие ресурсы: 

• Банк DPRAM, размер 4096x32, чтение и запись с обеих сторон.

• FIFO1, размер 513x64, запись со стороны HOST, чтение со стороны MC-24

• FIFO2, размер 513x64, запись со стороны MC-24, чтение со стороны HOST

• Система прерываний

• Система семафоров

FIFO предназначено для организации наиболее быстрого обмена данными между процессорами и главной ПЭВМ, с обеих сторон к FIFO можно подключить каналы DMA. Дополнительно, со стороны MC-24, FIFO может работать на линк процессора. К линку можно независимо подключать FIFO1 или FIFO2.

Система прерываний  обеспечивает формирование прерываний для процессора и главной ПЭВМ по различным условиям, включая состояние FIFO и семафоров.

Система семафоров  включает два регистра,  для процессора и главной ПЭВМ. Обеспечивается работа восьми независимых семафоров.

Интерфейс ADMPRO

Базовая реализация этого узла описана на странице Интерфейс ADMPRO. На структурной схеме показаны все разъемы и основные узлы интерфейса.

Уровни сигналов субмодуля. Допускается подключение только субмодулей имеющих уровни сигналов +3,3 В. Подключение старых субмодулей, у которых на цифровых линиях интерфейса ADM присутствует напряжение +5В не допускается.

ПЛИС ADM  выполнена на основе одной из трех микросхем семейства Spartan3 фирмы XILINX:

• XC3S400-4FG456C  - базовый вариант

• XC3S1500-5FG456C 

Цифровой порт выведен на разъем PIOX и предназначен для ввода или вывода цифрового сигнала в стандарте TTL или LVDS.

ЦАП состоит из двух каналов, включающих в себя две микросхемы ЦАП и сглаживающие антиалайзинговые ФНЧ.

Узел стартовой синхронизации подает на субмодуль тактовую частоту и позволяет вырабатывать события старта и останова, поступающие от внешних устройств.

Межмодульная синхронизация представлена на модуле двумя разъемами ― SYNX  и PSYNX. Разъём SYNX  предназначен для обеспечения синхронного сбора данных. Обеспечивается передача тактовой частоты, разрешения сбора данных и готовности данных. Разъём PSYNX предназначен для взаимной синхронизации программ, обеспечивается одновременный сброс модулей, передача сигналов прерывания и готовности.

Средства разработки

• Deasy Tools - Комплект разработчика программ для Windows 98/ME/2000/XP.

• HDK_ADP24PCI_xxx - Комплект разработчика ПЛИС ADM

• MC Studio - Комплект разработки программ для процессора 1892ВМ2М производства ГУП НПЦ "Элвис"

• JTAG эмулятор  производства ГУП НПЦ "Элвис"

• Набор прикладных библиотек производства ГУП НПЦ "Элвис"