|
Модуль ADP201P1 выполнен на основе процессора
TigerSHARC ADSP-TS201S фирмы Analog Devices и предназначен для
построения систем сбора и цифровой обработки сигналов в реальном
масштабе времени. В основе конструкции модуля использована
технология ADM.
Изделие разработано в рамках модульного подхода
для использования совместно с субмодулями АЦП/ЦАП семейства ADM.
Гибкость этой архитектуры определяется реализацией функций управления
субмодулями и потоками данных на программируемых логических схемах (ПЛИС)
фирмы Xilinx. Сбор данных осуществляется с помощью субмодуля,
устанавливаемого в разъем интерфейса ADM, цифровая обработка выполняется
с помощью процессора ADSP-TS201S и ПЛИС.
Внешний вид модуля:
Основные характеристики:
- Процессор ADSP-TS201S (TigerSHARC)
- Производительность до 3 Gflops
- Тактовая частота локальной шины: 100
МГц
- Системная шина PCI 32 бита 66 МГц
- Динамическая память
SODIMM 512 МБ
- Два внешних линк-порта, 500
МБайт/сек каждый
- Интерфейс ADM
- Установка субмодулей ADM с уровнями
LVTTL 3,3 В
- ПЛИС ADM Virtex 4: XC4VFX12, XC4VLX25,
XC4VSX35
- Память ПЛИС SBSRAM 8
МБайт
- Цифровой порт:
- LVTTL ― 32/16 бит
- LVDS ― 8 бит
- Разъём межмодульной синхронизации
- Разъем JTAG для подключения эмулятора
EMU-AD
Широкий спектр субмодулей ADM позволяет
использовать модуль для построения комплексов обработки сигналов
различного назначения. Возможно объединение нескольких модулей в
многопроцессорный комплекс, при этом обеспечивается синхронная работа
субмодулей ADM.
Интерфейс ADM модуля выполнен на ПЛИС
Virtex 4 фирмы Xilinx. В ПЛИС интерфейса ADM можно ввести функции
цифровой обработки сигналов. В зависимости от поставленной задачи можно
устанавливать ПЛИС ёмкостью от 1200 до
6000 тысяч вентилей.
Разъём ADM непосредственно подключён к ПЛИС ADM, что позволяет
использовать линии LVDS и обеспечивает скорость обмена с
субмодулем до 2000Мбайт/сек.
Обмен данными между процессором TigerSHARC и
компьютером производится через контроллер PCI9056 фирмы PLX и
ПЛИС HOST. Внутри ПЛИС реализованы двухпортовая память, FIFO и интерфейс
процессора TigerSHARC. Два банка FIFO могут быть подключены либо к шине,
либо к линк-порту процессора.
Структурная схема
Вычислительный узел
Основа вычислительного узла ― процессор
ADSP-TS201S (TigerSHARC). Процессор имеет внешнюю динамическую
память SDRAM объемом до
512 МБ.
Коммуникационные порты Link0―Link3
используются следующим образом:
-
Link0 выведен на ПЛИС HOST и подключается к FIFO1 или
FIFO2
-
Link1, Link3 выведены на разъемы для подключения к внешним устройствам
-
Link2 выведен
на ПЛИС ADM
Системная шина
Модуль взаимодействует с главной ПЭВМ через системную шину
PCI 32 бита/ 66
МГц. Для этого используется контроллер шины PCI фирмы PLX PCI9056,
локальная шина которого выходит на HOST-интерфейс
процессора через ПЛИС HOST.
HOST-интерфейс
HOST-интерфейса процессора выполнен на основе ПЛИС HOST,
внутри которой реализованы следующие ресурсы:
-
Банк DPRAM, размер
6144x32, чтение и запись с
обеих сторон.
-
FIFO1, размер 1024x32, запись со стороны HOST,
чтение со стороны TigerSHARC
-
FIFO2, размер 1024x32, запись со стороны
TigerSHARC,
чтение со стороны HOST
-
Система прерываний
-
Система семафоров
FIFO предназначено для организации
наиболее быстрого обмена данными между процессорами и главной ПЭВМ, с
обеих сторон к FIFO можно подключить каналы DMA. Дополнительно, со стороны
TigerSHARC, FIFO может работать на линк процессора. К линку можно независимо
подключать FIFO1 или FIFO2.
Система прерываний обеспечивает
формирование прерываний для процессора и главной ПЭВМ по различным
условиям, включая ненулевое значение данных в банке MSG, состояние FIFO и
семафоров.
Система семафоров включает два
регистра, для процессора и главной ПЭВМ. Обеспечивается работа восьми
независимых семафоров.
Интерфейс ADMPRO
Базовая реализация этого узла описана на странице
Интерфейс ADMPRO.
На структурной схеме показаны все разъемы и основные узлы интерфейса.
Уровни сигналов субмодуля. Допускается
подключение только субмодулей имеющих уровни сигналов +3,3 В. Подключение
старых субмодулей, у которых
на цифровых линиях интерфейса ADM присутствует напряжение +5В не
допускается.
ПЛИС ADM выполнена на основе одной из микросхем семейства
Virtex 4 фирмы XILINX.
ПЛИС ADM используется и для реализации
алгоритмов предварительной ЦОС. Для обеспечения возможности хранения больших объемов
данных к ПЛИС ADM с помощью 32-разрядной шины данных подключен буфер статической памяти
SBSRAM
объемом до 8 МБайт.
Цифровой порт выведен на разъем
PIOX и предназначен для ввода
или вывода цифрового сигнала в стандарте TTL или LVDS.
Узел стартовой синхронизации подает на
субмодуль тактовую частоту и позволяет вырабатывать события старта и
останова, поступающие от внешних устройств.
Межмодульная синхронизация
представлена на модуле разъемом ― SYNX. Часть сигналов разъема SYNX предназначена
для обеспечения синхронного сбора данных. Обеспечивается передача
тактовой частоты, разрешения сбора данных и готовности данных. Другая
часть сигналов
PSYNX предназначена для взаимной
синхронизации программ, обеспечивается одновременный сброс модулей,
передача сигналов прерывания и готовности.
Средства разработки
|
