Модуль процессора ЦОС ADP101сP1

Модуль ADP101cP1 выполнен на основе процессора TigerSHARC ADSP-TS101S фирмы Analog Devices и предназначен для построения систем сбора и цифровой обработки сигналов в реальном масштабе времени. Модуль выполнен в конструктиве 3U CompactPCI с воздушным охлаждением.

Изделие разработано в рамках модульного подхода для использования совместно с субмодулями АЦП/ЦАП семейства ADM. Гибкость этой архитектуры определяется реализацией функций управления субмодулями и потоками данных на программируемых логических схемах (ПЛИС) фирмы Xilinx. Сбор данных осуществляется с помощью субмодуля, устанавливаемого в разъем интерфейса ADM, цифровая обработка выполняется с помощью процессора ADSP-TS101S и ПЛИС.
 

Внешний вид модуля:

Основные характеристики:

• Процессор ADSP-TS101S (TigerSHARC)
  • Производительность до 1.8 Gflops
  • Тактовая частота локальной шины: 100 МГц
• Системная шина CompactPCI 32 бита 66 МГц
• Динамическая память SDRAM 128 МБ
• Три внешних линк-порта, 200 МБ/сек каждый
• Интерфейс ADM
  • Установка субмодулей ADM с уровнями LVTTL 3,3 В
  • ПЛИС ADM  Spartan3: XC3S400, XC3S1500
• Два 14-разрядных ЦАП с частотой дискретизации до 100 МГц
• Цифровой порт:
  • LVTTL ― 16 бит
  • LVDS ― 8 бит
• Два разъёма межмодульной синхронизации
• Разъем JTAG для подключения эмулятора EMU-AD

Широкий спектр субмодулей ADM позволяет использовать модуль для построения комплексов обработки сигналов различного назначения. Возможно объединение нескольких модулей в многопроцессорный комплекс, при этом обеспечивается синхронная работа субмодулей ADM.

Интерфейс ADM модуля выполнен на ПЛИС Spartan 3 фирмы Xilinx. В ПЛИС интерфейса ADM можно ввести функции цифровой обработки сигналов. В зависимости от поставленной задачи можно устанавливать ПЛИС ёмкостью от 400 до 1500 тысяч вентилей. Разъём ADM непосредственно подключён к ПЛИС ADM, что позволяет использовать линии LVDS и обеспечивает скорость обмена с субмодулем до 800Мбайт/сек.

Обмен данными между процессором TigerSHARC и компьютером производится через контроллер PCI9056 фирмы PLX и ПЛИС HOST. Внутри ПЛИС реализованы двухпортовая память, FIFO и интерфейс процессора TigerSHARC. Два банка FIFO могут быть подключены либо к шине, либо к линк-порту процессора.

Структурная схема

Вычислительный узел

Основа вычислительного узла ― процессор ADSP-TS101S (TigerSHARC). Процессор имеет внешнюю динамическую память  SDRAM объемом до 128 МБ. Коммуникационные порты Link0―Link3 используются следующим образом:

• Link0  выведен на ПЛИС HOST и подключается к FIFO1 или FIFO2

• Link1―Link3 выведены на разъемы J2 для подключения к внешним устройствам

Системная шина

Модуль взаимодействует с главной ПЭВМ через системную шину PCI  32 бита/ 66 МГц. Для этого используется контроллер шины PCI фирмы PLX PCI9056, локальная шина которого выходит на HOST-интерфейс процессора через ПЛИС HOST. 

HOST-интерфейс

HOST-интерфейса процессора выполнен на основе ПЛИС HOST, внутри которой реализованы следующие ресурсы: 

• Банк MSG, размер 128x32, чтение и запись с обеих сторон.

• Банк DP1, размер 256x32, запись со стороны HOST, чтение со стороны SHARC

• Банк DP2, размер 256x32, запись со стороны SHARC, чтение со стороны HOST

• FIFO1, размер 1024x32, запись со стороны HOST, чтение со стороны SHARC

• FIFO2, размер 1024x32, запись со стороны SHARC, чтение со стороны HOST

• Система прерываний

• Система семафоров

Банки MSG, DP1 и DP2 служат для обмена небольшими сообщениями между процессором и главной ПЭВМ.

FIFO предназначено для организации наиболее быстрого обмена данными между процессорами и главной ПЭВМ, с обеих сторон к FIFO можно подключить каналы DMA. Дополнительно, со стороны SHARC, FIFO может работать на линк процессора. К линку можно независимо подключать FIFO1 или FIFO2.

Система прерываний  обеспечивает формирование прерываний для процессора и главной ПЭВМ по различным условиям, включая ненулевое значение данных в банке MSG, состояние FIFO и семафоров.

Система семафоров  включает два регистра,  для процессора и главной ПЭВМ. Обеспечивается работа восьми независимых семафоров.

Интерфейс ADMPRO

Базовая реализация этого узла описана на странице Интерфейс ADMPRO. На структурной схеме показаны все разъемы и основные узлы интерфейса.

Уровни сигналов субмодуля. Допускается подключение только субмодулей имеющих уровни сигналов +3,3 В. Подключение старых субмодулей, у которых на цифровых линиях интерфейса ADM присутствует напряжение +5В не допускается.

ПЛИС ADM  выполнена на основе одной из трех микросхем семейства Spartan3 фирмы XILINX:

• XC3S400-4FG456C  - базовый вариант

• XC3S1500-4FG456C 

Цифровой порт выведен на разъем PIOX и предназначен для ввода или вывода цифрового сигнала в стандарте TTL или LVDS.

ЦАП состоит из двух каналов, включающих в себя две микросхемы ЦАП и сглаживающие антиалайзинговые ФНЧ.

Узел стартовой синхронизации подает на субмодуль тактовую частоту и позволяет вырабатывать события старта и останова, поступающие от внешних устройств.

Межмодульная синхронизация представлена на модуле двумя разъемами ― SYNX  и PSYNX. Разъём SYNX  предназначен для обеспечения синхронного сбора данных. Обеспечивается передача тактовой частоты, разрешения сбора данных и готовности данных. Разъём PSYNX предназначен для взаимной синхронизации программ, обеспечивается одновременный сброс модулей, передача сигналов прерывания и готовности.

Средства разработки

• Deasy Tools - Комплект разработчика программ для Windows 98/ME/2000/XP.

• HDK_ADP101cP1_xxx - Комплект разработчика ПЛИС ADM